| 信息安全
FPGA应用实验 课程教学大纲
Course Outline
|
课程基本信息（Course Information） |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
课程代码 （Course Code） |
IS209 |
*学时 （Credit Hours） |
32 |
*学分 （Credits） |
2 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
（Course Title） |
（中文）FPGA应用实验 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
*课程性质 （Course Type） |
必修 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
授课对象 （Target Audience） |
本科三年级 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
*授课语言 (Language of Instruction) |
中文 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
*开课院系 （School） |
信息安全工程学院 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
先修课程 （Prerequisite） |
数字系统设计 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
授课教师 （Instructor） |
宦飞 |
课程网址 (Course Webpage) |
ftp://huanfei:dsd2016@public.sjtu.edu.cn/FPGA_Lab/ |
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
*课程简介（Description） |
本课程通过实验学习利用现场可编程门阵列（FPGA）开发板设计和实现复杂的数字系统。在实验课中使用Xilinx ISE开发系统进行设计，ISE是一个功能强大、先进的CAD工具，用于在FPGA板上设计和实现数字系统。ISE是一个集成开发平台，可以使用电路原理图和硬件描述语言（HDL）开展设计，并对所设计的数字系统进行仿真、验证和实现。 主要教学内容包括EDA工具的使用，基于FPGA的数字系统设计方法，组合和时序逻辑电路，存储单元，输入/输出和显示设计，时序分析以及同步和异步设计方法。目的是通过实验学习数字系统设计的概念和方法，使学生通过设计、开发和调试实际的数字系统，掌握基于FPGA的数字设计技术。 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
*课程简介（Description） |
This course introduces the complex digital systems design and Implementation on Field Programmable Gate Array (FPGA) boards. Lab exercises make use of the Xilinx ISE toolchain, which is a powerful state-of-the-art CAD tool for designing and implementing digital systems on FPGA boards. The system consists of an integrated set of tools that allows one to capture designs with schematic entry or a Hardware Description Language (HDL), and simulate, implement and test these designs. The main teaching contents includes the use of EDA tools, FPGA-based digital system design methods, combinational and sequential logic, storage elements, input/output and display, timing analysis, and synchronous and asynchronous design methods. The goal is to illustrate concepts and methods about digital system design and to give students the opportunity to build and test real systems and grasp the FPGA-based digital design techniques. |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
课程教学大纲（course syllabus） |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
*学习目标(Learning Outcomes) |
通过本课程的学习，使学生能够掌握基于FPGA的数字系统设计和实验方法，使他们能够利用FPGA设计系统和开发板实现和验证的复杂数字系统设计。 1、学习使用硬件描述语言Verilog HDL设计数字系统的方法； 2、学习FPGA设计开发系统的设计开发流程 3、学习基于FPGA开发板的数字系统设计、实现和调试方法； 4、通过设计开发和测试真实数字系统，培养学生掌握基于FPGA的现代数字系统硬件开发技术。 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
*教学内容、进度安排及要求 (Class Schedule &Requirements) |
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
*考核方式 (Grading) |
实验操作能力和实验完成程度：60%。 试验报告：40%。 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
*教材或参考资料 (Textbooks & Other Materials) |
1、Spartan-3E FPGA Starter Kit Board User Guide UG230 (v1.2) January 20, 2011 1、《Verilog HDL 数字设计与综合（第二版）》，[美] Samir Palnitkar著，夏宇闻等译，电子工业出版社，北京，2004 2、《Verilog HDL高级数字设计（第二版）》，Michael D. Ciletti 著，电子工业出版社，（英文原版）2010年，（中文翻译版）2014年 4、Xilinx 网站提供的设计参考文献
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
其它 （More） |
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
备注 （Notes） |
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
备注说明：
1．带*内容为必填项。
2．课程简介字数为300-500字；课程大纲以表述清楚教学安排为宜，字数不限。